24 级电信数电实验理论考试 回忆版

1. 简答题（4*6 = 24 分）

1.正确观察电路波形，示波器应该直流耦合还是交流耦合，为什么?

2.请简述 CD4511 的作用。

3.TTL 门电路多余输入端如何处理?

4.reg 和 wire 类型的区别是什么?

2. 实验现象分析题（16 分）

如下电路图已正常工作，示波器的 CH1 接 CP，CH2 接到 1Q 上，观察二者时序关系。请指出该同学实验步骤中可能存在的问题、产生原因和解决方法。



Figure 1

3. 波形分析题（6+8+6 = 20 分）

如图电路，输入 1kHz 正方波。

(1)分析如图电路工作原理

(2)画出 $Q_3Q_2Q_1Q_0$ 的波形图

(3)Q_3 的占空比是多少，其频率是时钟频率的几分之一?



Figure 2



Figure 3

4. Verilog 题（15+15+10 = 40 分）

1. 用 Verilog 实现时钟分频模块，输入时钟为 50MHz，输出时钟为 1Hz。
2. 用 Verilog 实现一个四位计数器，时钟信号为 `clk`，清零信号为 `reset`。要求计数器从 0 到 15 循环计数，能异步清零。
3. 以下是部分 testbench 代码，请用文字描述其功能。

```
parameter DELAY = 10;
 reg clk;
 reg reset;
...
 initial begin
   reset = 1'b1;
   reset = #20 1'b0; #5000 $stop;
 end
 always begin
   clk = 1'b0;
   #(DELAY/2) clk=1'b1;
   #(DELAY/2);
 end
```

Fence 1